全加/全减器虚拟仿真实验

（1）实验目的

掌握组合逻辑电路的设计方法。

（2）实验环境

互动型数字逻辑虚拟实验平台IVDLEP

（3）实验内容

任选逻辑门，设计一个全加/全减器。该电路在M控制下进行加、减运算。当M=0时，实现全加器功能；当M=1时，实现全减器功能。

（4）实验步骤

①打开“互动型数字逻辑虚拟实验平台”，选择“平台设计”菜单项，放置相应的平台器件，如图1所示。

图1  选择“平台设计”菜单

②根据逻辑功能，选择逻辑门，布置规划放置相应的“芯片接插单元”，如图2所示。

图2  装载“芯片接插单元”

③根据逻辑功能，在相应的“芯片接插单元”装配所选芯片，如图3所示。

图3  装配芯片

④根据逻辑功能，完成布线操作，如图4所示。

图4  布线

⑤保存文件，进行虚拟仿真，得出仿真结果,如图5所示。

图5 虚拟仿真效果图

根据全加全减器的功能描述在虚拟实验平台上完成功能测试，拨动控制开关M，当M为低电平时，改变输入信号A,B,Cin。观察输出信号S ，Co 指示灯；当M为高电平时，改变输入信号A,B,Cin。观察输出信号S ，Co 指示灯。